LDO 的压差 dropout voltage 指器件输入/输出之间的压差。在线性稳压器 LDO 中，导通管是一个 PNP 管。LDO 的最大优势就是 PNP 管只会带来很小的导通压降：Vdrop ＝ Vsat。 满载的跌落压降一般小于 500mV。轻载时的压降只有 10 到 20mV。 例如，LM1117 系列，其输入和输出的压差不会大于 1.25V。也有其它的 LDO，其压差更小，但都一定会存在压差，不论是用 BJT 或是 MOSFET。因为有内阻存在,而且输出电流越大其自身的功耗越大。

LDO 稳压器可以使用 P-FET 作为导通管。在 PNP LDO 中要驱动 PNP 功率管就需要基极电流。基极电流由地脚流出并反馈回输入电压的负端。因此，这些基极驱动电流并未用来驱动负载。它在 LDO 稳压器中消耗的功率由下式计算：
            PWR（BaseDrive） ＝ Vin × Ibase
驱动 PNP 管所需的基极电流等于负载电流除以β值（PNP 管的增益）：
            Ibase = Io / β
在一些 PNP LDO 中此 β 值一般为 15-20（与负载电流相关）。由此基极驱动电流产生的功耗可不是我们期望的（尤其是在电池供电应用中）。使用 P-FET 管可以解决这个问题，因为它的栅极驱动电流极低。

P-FET LDO 另一个优点是通过调整 FET 管的导通阻抗可以使稳压器的跌落电压更小。对于集成的稳压器而言，在单位面积上制造的 FET 的导通阻抗会比 PNP 三极管的导通阻抗低。这就可以在更小封装下产生更大的电流，广泛用于许多电池供电的系统中。

那么， P-FET LDO 的缺点在哪里？P-FET 自身的栅极电容相对较大，基于电源稳定性考虑，这就要求该类 LDO 的外接输出电容必须是特定的容值和特定的 ESR，否则，输出电压的稳定性必将受到影响。

*博客内容为网友个人发布，仅代表博主个人观点，如有侵权请联系工作人员删除。