74HC595芯片中文资料
8位串行输入/输出或者并行输出移位寄存器，具有高阻关断状态。三态。
特点
8位串行输入
8位串行或并行输出
存储状态寄存器，三种状态
输出寄存器可以直接清除
100MHz的移位频率
输出能力
并行输出，总线驱动
串行输出；标准
中等规模集成电路
应用
串行到并行的数据转换
Remote control holding register.
描述
595是告诉的硅结构的CMOS器件，
兼容低电压TTL电路，遵守JEDEC标准。
595是具有8位移位寄存器和一个存储器，三态输出功能。
移位寄存器和存储器是分别的时钟。
数据在SCHcp的上升沿输入，在STcp的上升沿进入的存储寄存器中去。如果两个时钟连在一起，则移位寄存器总是比存储寄存器早一个脉冲。
移位寄存器有一个串行移位输入（Ds），和一个串行输出（Q7’）,和一个异步的低电平复位，存储寄存器有一个并行8位的，具备三态的总线输出，当使能OE时（为低电平），存储寄存器的数据输出到总线。
参考数据
|
符号 |
参数 |
条件 |
TYP |
单位 |
||
|
HC |
HCt |
|||||
|
tPHL/tPLH |
传输延时 SHcp到Q7’ STcp到Qn MR到Q7’ |
CL=15pF Vcc=5V
|
16 17 14 |
21 20 19 |
Ns Ns Ns
|
|
|
fmax |
STcp到SHcp 最大时钟速度 |
|
100 57 |
MHz |
||
|
CL |
输入电容 |
Notes 1 |
3.5 3.5 |
pF |
||
|
CPD |
Power dissipation capacitance per package. |
Notes2 |
115 130 |
pF |
||
|
|
|
|
|
|
|
|
CPD决定动态的能耗，
PD＝CPD×VCC×f1+∑(CL×VCC2×f0)
F1＝输入频率，CL＝输出电容 f0＝输出频率（MHz） Vcc=电源电压
引脚说明
|
符号 |
引脚 |
描述 |
|
Q0…Q7 |
15， 1， 7 |
并行数据输出 |
|
GND |
8 |
地 |
|
Q7’ |
9 |
串行数据输出 |
|
MR |
10 |
主复位（低电平） |
|
SHCP |
11 |
移位寄存器时钟输入 |
|
STCP |
12 |
存储寄存器时钟输入 |
|
OE |
13 |
输出有效（低电平） |
|
DS |
14 |
串行数据输入 |
|
VCC |
16 |
电源 |
功能表
|
输入 |
输出 |
功能 |
||||
|
SHCP |
STCP |
OE |
MR |
DS |
Q7’ |
Qn |
|
× |
× |
L |
↓ |
*博客内容为网友个人发布，仅代表博主个人观点，如有侵权请联系工作人员删除。
|
发布文章
