在高速设计阻抗控制和端接是基本的设计问题。而在射频设计中这早已是事实上的核心了。但一些数字电路工作频率甚至高于射频时却在其设计中忽略考虑了阻抗和端接。

阻抗不匹配在数字电路中产生的一些不利影响如下所示。

1. 数字信号在接收器件的输入端和发送器件的输出端来回反射。反射的信号在两边来回反弹直至最终完全被电阻所吸收。
 2. 反射信号引入振铃信号沿着走线传播。振铃影响了信号的电压和时序，并严重影响了信号质量。
 3. 一个不匹配的信号通路会导致信号辐射到环境中去。

由于阻抗不匹配产生的问题可以通过使用终端来减少。终端通常是一个或两个放置在信号线接收器附近的分立元件。一个简单的例子，终端是一个低值的串连电阻。 
    终端抑制了信号的上升时间，并吸收了部分反射能源。特别是要注意到，终端并不能完全消除由于阻抗不匹配而产生的破坏性的影响。但是通过仔细选择的配置和元件的值，一个终端可以非常有效地控制了信号完整性的效果。
    并非所有的信号线都需要阻抗控制。一些标准，如Compact PCI需要特定的走线阻抗和（或）终端电阻。通过制订阻抗的要求，这些标准对减少反射，振铃和信号线的辐射是相当有效的。
    其他标准没有对阻抗控制有具体的要求，留给设计者决定是否需要加阻抗控制。而决定的结果随设计的不同而不同，但它往往取决于信号线的长度（信号线延迟Td）和信号的上升时间（ Tr）。一个经常使用的规则是，当Td大于Tr的1/6的时候就对阻抗控制有要求了。

*博客内容为网友个人发布，仅代表博主个人观点，如有侵权请联系工作人员删除。