新闻  |   论坛  |   博客  |   在线研讨会
用高效ESD保护提高可靠性
tvb2058 | 2008-07-22 09:09:52    阅读:2367   发布文章

增加产品特性、减小产品尺寸一直是手持产品的设计人员所面临的挑战。当手机、数码相机、MP3播放器和PDA等产品提供更多的功能时,它们的I/O端口也随之增多,导致静电放电(ESD)进入系统并干扰或损坏集成电路。此外,由于特性的增加和多功能的集成,IC设计对ESD更加敏感。设计人员须应对此挑战,使IC尽可能提供最有效的ESD保护,同时还要为额外的保护元件减小占板空间和成本。

设计人员为电路选择合适的保护元件时必须做出一些考虑。ESD保护二极管的主要功能在于增加手持产品的可靠性。保护元件可提供的可靠性由长时间内元件保护特定应用,并参考其不干扰器件功能的程度来确定。公认的波形定义系统级典型ESD事件是IEC61000-4-2波形,其特点是快速上升时间小于1ns(见图1)。此波形的规格需要四个不同的ESD幅度水平。大多数设计人员需要对产品进行最严格的检测,保证其接触放电为8kV。

当设计人员为电路选择保护元件,提高其可靠性时,可能需回答以下问题:

1. 电容要求和所保护的线路ESD情况如何?

2. 保护器件钳制ESD脉冲的电压是多少?

3. 器件的长期性能如何?

电容要求和所保护的线路ESD情况如何?

确定合适的ESD保护器件时,必须考虑的第一个问题是保护线路的速度是多少?对于高速线路(如USB2.0)需要小电容二极管确保无损信号的完整性。本文将专注于公共应用(如速度较低的键盘、侧键和电源线),因此不需要小电容。

许多低速应用受到最严重的ESD情况影响。按钮等应用受到的ESD冲击最多,因为在正常使用中他们被触摸的频率高于其它应用。因此,与便携式器件上的其它应用相比,这些应用受到最严格ESD脉冲的频率较高。此外,当便携式设计变得越来越小,按钮越接近IC,ESD越容易与电路耦合。对于这种恶劣的环境,采用提供足够钳制特性的ESD保护器件,确保IC不受损是最重要的。但是因为空间受限,许多设计没有容纳ESD保护器件的足够空间。因为它们的尺寸小和有限的ESD钳制功能,两种在低速线路上最常用的ESD保护解决方案是压敏电阻器和硅ESD保护器件。本文将比较这两种器件的差别。

保护器件钳制ESD脉冲的电压是多少?

确定特定应用的最佳保护器件时,设计人员必须考虑ESD保护器件钳制输入ESD事件的方法。ESD保护器件的目的是降低8kV IEC61000-4-2接触输入到所保护IC的安全电压。较小的钳制电压在IC上通过的能量越小,对受保护的IC损坏的机率也越小。受到ESD脉冲输入的器件上的电压波形显示器件的钳位特性。钳位电压定义为保护器件启动后,ESD波形电平关闭的电压。注意到对于一些器件没有明显的电平关闭电压。但是,电压波形以下的面积与IC在ESD事件中受到的能量成正比,因此在比较两种保护器件时这是最重要的因素。

为了比较硅ESD保护器件和压敏电阻器的钳位特性,必须选择两种用于相同应用的元件。它们的封装尺寸、工作电压必须相似,而且电容范围须适合应用。目前,最常见的封装尺寸和最小的单线ESD保护是0402尺寸的器件,面积大约为1mmx0.6mm。便携式应用中的大多数低速线路是0到5V范围内的直流线路,因此它们要求的工作电压在5到6V之间。对于低速线路,电容超过50pF是可以接受的。符合上述要求的两个元件是安森美半导体的ESD9X5.0ST5G ESD保护元件和Amotech的AVLC5S02100压敏电阻器的压敏电阻器。两者的尺寸都是0402,电容超过50pf,而且工作电压在56V之间。

比较这些器件性能的最好方法是在IEC61000-4-2 8kV接触脉冲作为器件输入时,观察元件的钳位特性。图2在同一张图中显示了每个元件对于正负ESD脉冲的响应。


图1:IEC61000-4-2波形,其特点是快速上升时间小于1ns

 


图2:每个元件对于正负ESD脉冲的响应

从图2的屏幕截图中,硅解决方案(蓝色波形)的ESD脉冲钳位电压与压敏电阻器解决方案相比明显低得多(黑色波形)。安森美半导体的硅器件钳制ESD脉冲仅高于和低于直流电平(05V),于线路的正脉冲为6.8V,负脉冲为1.6V。压敏电阻器件没有真正的钳位机制,但从ESD脉冲响应来看,此技术的吸收效应比硅器件的钳位效应更大,逐渐下降到安全电平。这种缓慢的下降可以使脉冲曲线下的面积更大,所以IC的能量更大。通过压敏电阻器得到的额外能量比采用硅器件而损坏IC的风险更大。

器件的长期性能如何?

大多数采用低速线路的应用每天在正常使用中都受到许多ESD脉冲。因此,选择可以承受许多脉冲而不影响系统性能的保护器件是重要的。为了让ESD器件不干扰系统功能,它一定不能在正常工作中导通,但是当产生破坏性的ESD脉冲时会快速导通。测试元件在正常工作中是否会干扰系统,必须测试器件在多个ESD脉冲后的漏电。为了获得压敏电阻器性能的总体看法,必须检测第二家公司的压敏电阻器。而且,比较时必须包括为相似应用设计的元件,它们具有0402尺寸,电容超过50pf,工作电压在5V和6V之间。两个满足上述要求的元件是安森美半导体的ESD9X5.0ST5G ESD保护器件和Innochip的压敏电阻器ICVN0505X150。

图3显示了终生寿命测试结果,其中按照IEC61000-4-2 8kv接触输入在Vr=5V处的漏电测试录得超过1,000次ESD脉冲。

 


图3:终生寿命测试结果示意图

压敏电阻器和TVS解决方案在没受到任何ESD脉冲前,开始的漏电小(小于0.1uA)。在前10个脉冲,漏电中有一个大毛刺让压敏电阻器超过100uA,然后在每个脉冲中缓慢增大。这是因为压敏电阻器技术吸收更多的ESD脉冲,使之随着每次冲击而质量下降。当漏电增加时,因为正常功能被干扰或电池寿命缩短,提高了系统可靠性故障的风险。但是,安森美半导体的硅元件无需吸收即可钳制脉冲,因此即使1,000个脉冲,质量也不会下降,使漏电低于0.1uA。在很多个冲击中这种低漏电降低了在产品寿命中出现质量问题的机会。

总之,压敏电阻器和硅ESD保护器件减小了IC在ESD脉冲中的能量。当设计变得越敏感时,设计人员就必须增加保护器件,以钳制ESD脉冲到更安全的电平。硅ESD保护器件与压敏电阻器相比所提供的钳位电压更低,而且在受到许多ESD冲击时能保持最小的漏电。对于可靠性要求高的设计,硅ESD保护器件将提供最有效的解决方案。

作者:Lon Robinson

ESD保护二极管市场营销工程师

安森美半导体

*博客内容为网友个人发布,仅代表博主个人观点,如有侵权请联系工作人员删除。

参与讨论
登录后参与讨论
推荐文章
最近访客